

(11)Publication number:

09-266435

(43)Date of publication of application: 07.10.1997

(51)Int.CI.

H03K 3/286 H03K 3/289

H03K 19/086

(21)Application number: 08-074093

(71)Applicant: NEC CORP

(22)Date of filing:

28.03.1996


(72)Inventor: ASAZAWA HIROSHI

YOSHIDA ATSUSHI **UEMURA MICHIHIKO** 

### (54) FLIP-FLOP CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To attain a low voltage operation by providing a pull-down function to decrease the level of true/complementary input data of a latch hold circuit in response to supply of true/complementary clocks to a clock drive circuit. SOLUTION: Input data D, DB are amplified by transistors(TRs) Q51, Q52 of a data buffer 5 and amplified data DAB, DA are generated. When the clock C is at L and the clock CB is at H, TRs Q72, Q74 are conductive and TRs Q71, Q73 are nonconductive and TRs Q11, Q12 are respectively conductive or nonconductive depending on level of the amplified data DAB, DA to latch data. Conversely, when the clock C is at H and the clock CB is at C, TRs Q71, Q73 are conductive and TRs Q72, Q74 are nonconductive and TRs Q11, Q12 are respectively nonconductive depending on level of the amplified data DAB, DA to be pulled down and at L level to hold data.



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-266435

(43)公開日 平成9年(1997)10月7日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ		技術表	長示箇所
H03K	3/286			H03K	3/286	F	
	3/289				3/289	Α	
	19/086				19/086		

審査請求 有 請求項の数5 OL (全 11 頁)


(21)出願番号	特願平8-74093	(71) 出顧人 000004237
		日本電気株式会社
(22)出顯日	平成8年(1996)3月28日	東京都港区芝五丁目7番1号
( <i>,</i> ,,		(72)発明者 浅沢 博
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 吉田 淳
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 植村 吾彦
		東京都港区芝五丁目7番1号 日本電気株
		1
		式会社内
		(74)代理人 弁理士 京本 直樹 (外2名)
		1

# (54) 【発明の名称】 フリップフロップ回路

# (57)【要約】

【課題】バイポーラトランジスタで構成したフリップフロップの動作電圧を1V以下に低減する。

【解決手段】ラッチホールド回路1B,2Bが、データをラッチホールドし電源VCC,VSS間に縦積みトランジスタ数が一段のみのトランジスタQ11~Q14,Q21~Q24から成る差動対を備え、クロックC,CBの各々の供給に応答してデータDA,DABの各々の電位レベルを引下げるトランジスタQ71,Q73と、クロックCB,Cの各々の供給に応答してデータMA,MABの各々の電位レベルを引下げるトランジスタQ72,Q74とを含みプルダウン機能を有するクロック駆動回路7を備える。



1

#### 【特許請求の範囲】

【請求項1】 真補のクロックに同期して真補の入力データをラッチあるいはホールドし真補のマスタデータを出力する第1のラッチホールド回路と、前記真補のクロックに同期して前記真補のマスタデータ対応の真補のスレブ入力データをラッチあるいはホールドし真補の出力データを出力する第2のラッチホールド回路と、前記真補のクロックの供給に応答して前記第1,第2のラッチホールド回路が同期動作を行うよう駆動するクロック駆動回路とを備えるフリップフロップ回路において、

前記第1のラッチホールド回路が、エミッタを共通接続し各々のベースに前記真補の入力データの各々の供給を受ける第1,第2のトランジスタと、エミッタを相互に共通接続するとともに前記第1,第2のトランジスタのコレクタと共通接続したすき掛けに相互のベースに接続してシジスタのコレクタと共通接続点と第1の電源との間に接続してマクタカーでででである。カーランジスタと、前記第1〜第4のトランジスタと、前記第1〜第4のトランジスタと、前記第1〜第4のトランジスタの一端がそれが記真補のコレクタが一身を出力する第1,第3のトランジスタのコレクタ共通接続点の各々に他端を第2の電源に接続した第1,第2の抵抗とを備え、第2の抵抗とを備え、

前記第2のラッチホールド回路が、エミッタを共通接続し各々のベースに前記真補のスレブ入力データの各々を相互に共通接続するともに前記第5,第6のトランジスタと、エミッタを相互に共通接続するとともに前記第5,第6のトランシスタのエミッタ共通接続点とも共通接続した第2の定電流源と、前記第1の電流では接続の出力が表した第2の定電流源と、第8のトランジスタのエミッタ共通接続点と前記第1の電源との間に記真では大変を出力が表した第2の定電流源と、第8のトランジスタの出力が表した第2の定電流源と、第8のトランジスタのは大変を出力が表した第2のでは、第8のトランジスタのコレクタ共通接続点の各々に他端を前記第2の電源に接続点の各々に他端を前記第2の電源に接続した第3,第4の抵抗とを備え、

前記クロック駆動回路が、前記真補のクロックの各々の 供給に応答して前記真補の入力データの各々の電位レベ 40 ルを引下げ前記補真のクロックの各々の供給に応答して 前記真補のマスタデータの各々の電位レベルを引下げる ブルダウン回路を備えることを特徴とするフリップフロ ップ回路。

【請求項2】 前記第1のラッチ回路が、前記第1, 第2の抵抗の他端を共通接続しこの共通接続点と前記第2の電源との間に挿入した第5の抵抗を備え、

前記第2のラッチ回路が、前記第3,第4の抵抗の他端を共通接続しこの共通接続点と前記第2の電源との間に 挿入した第6の抵抗を備えることを特徴とする請求項1 記載のフリップフロップ回路。

【請求項3】 前記クロック駆動回路が、エミッタを共通接続し各々のベースに前記真補のクロックの各々の供給を受け各々のコレクタをそれぞれ前記第1,第5のトランジスタのベースに接続した第9,第10のトランジスタと、

エミッタを共通接続し各々のベースに前記真補のクロックの各々の供給を受け各々のコレクタをそれぞれ前記第2,第6のトランジスタのベースに接続した第11.第 10 12のトランジスタと、

前記第9,第10のトランジスタのエミッタ共通接続点 および前記第11,第12のトランジスタのエミッタ共 通接続点の各々と前記第1の電源との間に接続した第 3,第4の定電流源とを備えることを特徴とする請求項 1記載のフリップフロップ回路。

【請求項4】 真補の供給データの各々を増幅して前記 真補の入力データを前記第1のラッチホールド回路に供 給する第1のデータバッファと、

前記真補のマスタデータの各々を増幅して前記真補のスレブ入力データを前記第2のラッチホールド回路に供給する第2のデータバッファとを備えることを特徴とする請求項1記載のフリップフロップ回路。

【請求項5】 前記第1のデータバッファが、エミッタを共通接続し各々のベースに前記真補の供給データの各々の供給を受け各々のコレクタから前記真補の入力データの各々を出力する第13,第14のトランジスタと、前記第13,第14のトランジスタの各々のコレクタと前記第2の電源との間に接続した第7,第8の抵抗と、前記第13,第14のトランジスタのエミッタ共通接続点と前記第1の電源との間に接続した第5の定電流源とを備え、

前記第2のデータバッファが、エミッタを共通接続し各々のベースに前記真補のマスタデータの各々の供給を受け各々のコレクタから前記真補のスレブ入力データの各々を出力する第15,第16のトランジスタの各々のコレクタと前記第2の電源との間に接続した第9,第10の抵抗と、前記第15,第16のトランジスタのエミッタ共通接続点と前記第1の電源との間に接続した第6の定電流源とを備えることを特徴とする請求項1記載のフリップフロップ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフリップフロップ回路に関し、特に2V以下の低電圧動作用の差動型のフリップフロップ回路に関する。

[0002]

【従来の技術】従来の一般的なこの種のフリップフロップ回路の一例を回路図で示す図8を参照すると、この従来の第1のフリップフロップ回路は、真(正相)補(逆

4

相) バッファドクロックBC, 反転BC (以下CB図ではオーババーで示す) に同期して真補のデータD, DB をラッチあるいはホールドし真補のマスタデータM, M Bを出力するマスタフリップフロップであるマスタラッチ/ホールド回路 (RH) 1と、バッファドクロックB C, BCBに同期してマスタデータM, MBのラッチ/ホールドし真補の出力データQ, QBを出力するスレブ RH2と、真補のクロックC, CBをバッファリングしてバッファドクロックBC, BCBをマスタRH1, スレブRH2にそれぞれ供給するクロックバッファ3とを 10 備える。

【0003】マスタRH1は、エミッタを共通接続し各 々のベースにデータD、DBの供給を受けるトランジス タQ11、Q12と、エミッタを共通接続し各々のコレ クタをトランジスタQ11、Q12のコレクタと共通接 続するとともにたすき掛けに相手のベースに接続したト ランジスタQ13、Q14と、エミッタを共通接続し各 々のコレクタをトランジスタQ13, Q14のエミッタ 共通接続点およびトランジスタQ11, Q12のエミッ タ共通接続点の各々に接続し各々のベースにバッファド クロックBC、BCBの供給を受けるトランジスタQ1 5. Q16とからダブルバランス型差動回路(ギルバー ト回路)を構成し、それぞれマスタデータMB、Mを出 力するトランジスタQ11、Q13のコレクタ共通接続 点およびトランジスタQ12, Q14のコレクタ共通接 続点の各々と電源VCCとの間にそれぞれ接続した抵抗 R11, R12と、トランジスタQ15, Q16のエミ ッタ共通接続点と電源VSSとの間にに接続した定電流 源IS11とを備える。

【0004】スレブRH2は、エミッタを共通接続し各 々のベースにマスタデータM, MBの供給を受けるトラ ンジスタQ21, Q22と、エミッタを共通接続し各々 のコレクタをトランジスタQ21, Q22のコレクタと 共通接続するとともにたすき掛けに相手のベースに接続 したトランジスタQ23、Q24と、エミッタを共通接 続し各々のコレクタをトランジスタQ23, Q24のエ ミッタ共通接続点およびトランジスタQ21, Q22の エミッタ共通接続点の各々に接続し各々のベースにバッ ファドクロックBC、BCBの供給を受けるトランジス タQ25、Q26とからダブルバランス型差動回路を構 成し、それぞれ出力データQB、Qを出力するトランジ スタQ21, Q23のコレクタ共通接続点およびトラン ジスタQ22, Q24のコレクタ共通接続点の各々と電 源VCCとの間にそれぞれ接続した抵抗R21、R22 と、トランジスタQ25、Q26のエミッタ共通接続点 と電源VSSとの間にに接続した定電流源IS21とを 備える。

【0005】クロックバッファ3は、各々のベースにクロックC、CBの供給を受け各々のコレクタを電源VC Cに接続し各々のエミッタがそれぞれバッファドクロッ 50

クBC、BCBを出力するエミッタフロワを構成するトランジスタQ31、Q32と、トランジスタQ31、Q32の各々のエミッタと電源VSSとの間にそれぞれ接続した定電流源IS31、IS32とを備える。

【0006】次に、図8を参照して、従来の第1のフリップフロップ回路の動作について説明すると、真クロックCがHレベル、補クロックCBがLレベルのとき、マスタRH1,スレブRH2の各々のトランジスタQ15,Q26がオン、トランジスタQ16,Q25がオフとなる。このためマスタRH1はホールド状態、スレブRHはラッチ状態となる。逆に、クロックCがLレベル,クロックCBがHレベルのとき、トランジスタQ15,Q26がオフ、トランジスタQ16,Q25がオンとなり、マスタRH1はラッチ状態、スレブRHはホールド状態となる。このようにして、この回路はフリップ動作を行う。

【0007】クロックバッファ3のトランジスタQ31、32から成るエミッタフロワは、ダブルバランス型 差動回路のデータ処理用の上段差動回路を構成するトランジスタQ11~Q14、Q21~Q24に対し、クロック駆動用の下段差動回路のトランジスタQ15、Q16、Q25、Q26に供給するバッファドクロック信号BC、BCBの各々の電位をトランジスタのベースエミッタ間電圧VBE分だけ低く設定するためのものである。

【0008】この従来の第1のフリップフロップ回路は、トランジスタQ11~Q14,Q21~Q24から成るデータ処理用の上段差動回路と、トランジスタQ15,Q16,Q25,Q26から成るクロック駆動用の下段差動回路とから構成される2段縦積みのダブルバランス型差動回路であり、クロックバッファ3のトランジスタQ31,Q32から成るエミッタホロワ回路により駆動しているため、1.5V以下の低電圧で動作させることは困難である。

【0009】上記欠点を緩和した特開平2-21717号公報(文献1)あるいは米国特許第4,977,335号記載の従来の第2のフリップフロップ回路を図8と共通の構成要素には共通の参照文字/数字を付して同様に回路図で示す図9を参照すると、この従来の第2のフリップフロップ回路は、従来の第1のフリップフロップ回路のマスタRH1,スレブRH2の代りにダブルバランス型差動回路のデータ処理用の上段差動回路にそれぞれ相当するマスタRH1A,スレブRH2Aと、クロックバッファ3の代りに、ダブルバランス型差動回路のクロック駆動用の下段差動回路とそのバッファ回路に相当するクロック駆動回路4とを備える。

【0010】マスタRH1Aは、トランジスタQ11~Q14と、抵抗R11,R12とに加えて抵抗R11,R12の電源側を共通接続しこの共通接続点と電源VCCとの間に接続した抵抗R13と、トランジスタQ1

5

3, Q14のエミッタ共通接続点およびトランジスタQ 11, Q12のエミッタ共通接続点の各々と電源VSS との間に接続した定電流源IS12, IS13とを備える。

【0011】スレブRH2Aは、トランジスタQ21~Q24と、抵抗R21,R22とに加えて抵抗R21,R22の電源側を共通接続しこの共通接続点と電源VCCとの間に接続した抵抗R23と、トランジスタQ23,Q24のエミッタ共通接続点およびトランジスタQ21,Q22のエミッタ共通接続点の各々と電源VSSとの間に接続した定電流源IS22,IS23とを備える。

【0012】クロック駆動回路4は、エミッタを共通接 続し各々のベースにクロックC、CBの供給を受け各々 のコレクタから増幅クロック CAB, CAを出力するト ランジスタQ41、Q42と、トランジスタQ41, Q 42の各々のコレクタと電源VCCとの間に接続した抵 抗R41, R42と、トランジスタQ41, Q42のエ ミッタ共通接続点と電源VSSとの間に接続した定電流 源IS41と、各々のコレクタを電源VCCに接続し各 20 々のベースに増幅クロックCABの供給を受け各々のエ ミッタをトランジスタQ41、Q42のエミッタ共通接 続点およびトランジスタQ23、Q24のエミッタ共通 接続点に各々に接続しトランジスタQ11~Q14, Q 21~Q24よりサイズが大きいトランジスタQ43, Q44と、各々のコレクタを電源VCCに接続し各々の ベースに増幅クロックCAの供給を受け各々のエミッタ をトランジスタQ13、Q14のエミッタ共通接続点お よびトランジスタQ21, Q22のエミッタ共通接続点 の各々に接続しトランジスタQ11~Q14, Q21~ Q24よりサイズが大きいトランジスタQ45, Q46 とを備える。

【0013】次に、図9を参照して、従来の第2のフリ ップフロップ回路の動作について説明すると、真クロッ クCがHレベル、補クロックCBがLレベルのとき、ト ランジスタQ41, Q42はそれぞれHレベル, Lレベ ルの増幅クロックCAB, CAを出力し、これら増幅ク ロックCA、CABの供給に応答してトランジスタQ4 3. Q44はオン状態、トランジスタQ45、Q46は オフ状態となる。トランジスタQ43は定電流源IS1 3の電流を供給することによりトランジスタQ11, Q 12をオフ状態とし、一方トランジスタQ45はオフ状 態であるためトランジスタQ13、Q14がオン状態と なり定電流源IS12の電流を供給する。これによりマ スタRH1Aがホールド状態となる。また、トランジス タQ44は定電流源 IS22に電流を供給することによ りトランジスタQ23, Q24をオフ状態とし、一方ト ランジスタQ46はオフ状態であるためトランジスタQ 21, Q22がオン状態となり定電流源IS23の電流 を供給する。これによりスレプRH2Aがラッチ状態と なる。

【0014】逆に、クロックCがHレベル、クロックCBがLレベルのとき、トランジスタQ41、Q42はそれぞれLレベル、Hレベルの増幅クロックCAB、CAを出力し、トランジスタQ45、Q46はオン状態、トランジスタQ43、Q45はオフ状態となり、トランジスタQ11~Q14、Q21~Q24の各々は上記と逆の状態に変化し、マスタRH1Aがラッチ状態、スレブRH2Aがホールド状態となる。このようにしてこの回路もフリップフロップ動作を行う。

【0015】ここで、クロック駆動用のトランジスタQ43~Q46のサイズをデータ処理用のトランジスタQ11~Q14、Q21~Q24より大きくしたことと、負荷抵抗R11、R12およびR21、R22の各々の共通接続点と電源VCCとの間に抵抗13、23を付加したこととにより、トランジスタQ11~Q14、Q21~Q24に対するトランジスタQ43~Q46の方の駆動能力に強制力を付与している。

#### [0016]

7 【発明が解決しようとする課題】上述した従来の第1のフリップフロップ回路は、データ処理用の上段差動回路とクロック駆動用の下段差動回路とから構成される2段縦積みのダブルバランス型差動回路であり、クロックバッファのエミッタホロワ回路により駆動しているため、1.5 V以下の低電圧で動作させることは困難であるという欠点があった。

【0017】上記欠点の緩和を図った従来の第2のフリップフロップ回路は、最も高い周波数で動作するクロック駆動回路の入力段に増幅回路を必要とするため高速動 30 作上不利であるという欠点があった。

【0018】またクロック駆動に強制力を付与するため 駆動用トランジスタのサイズを大きくする必要があり素 子規模の増大要因となるという欠点があった。

### [0019]

【課題を解決するための手段】本発明のフリップフロッ プ回路は、真補のクロックに同期して真補の入力データ をラッチあるいはホールドし真補のマスタデータを出力 する第1のラッチホールド回路と、前記真補のクロック に同期して前記真補のマスタデータ対応の真補のスレブ 入力データをラッチあるいはホールドし真補の出力デー タを出力する第2のラッチホールド回路と、前記真補の クロックの供給に応答して前記第1, 第2のラッチホー ルド回路が同期動作を行うよう駆動するクロック駆動回 路とを備えるフリップフロップ回路において、前記第1 のラッチホールド回路が、エミッタを共通接続し各々の ベースに前記真補の入力データの各々の供給を受ける第 1、第2のトランジスタと、エミッタを相互に共通接続 するとともに前記第1、第2のトランジスタのエミッタ 共通接続点とも共通接続し各々のコレクタを前記第1, 第2のトランジスタのコレクタと共通接続するとともに

たすき掛けに相互のベースに接続した第3、第4のトラ ンジスタと、前記第1~第4のトランジスタのエミッタ 共通接続点と第1の電源との間に接続した第1の定電流 源と、各々の一端がそれぞれ前記真補のマスタデータを 出力する第1、第3のトランジスタのコレクタ共通接続 点および第2, 第4のトランジスタのコレクタ共通接続 点の各々に他端を第2の電源に接続した第1, 第2の抵 抗とを備え、前記第2のラッチホールド回路が、エミッ タを共通接続し各々のベースに前記真補のスレブ入力デ ータの各々の供給を受ける第5、第6のトランジスタ と、エミッタを相互に共通接続するとともに前記第5, 第6のトランジスタのエミッタ共通接続点とも共通接続 し各々のコレクタを前記第5,第6のトランジスタのコ レクタと共通接続するとともにたすき掛けに相互のベー スに接続した第7, 第8のトランジスタと、前記第5~ 第8のトランジスタのエミッタ共通接続点と前記第1の 電源との間に接続した第2の定電流源と、各々の一端が それぞれ前記真補の出力データを出力する第5,第7の トランジスタのコレクタ共通接続点および第6、第8の トランジスタのコレクタ共通接続点の各々に他端を前記 20 第2の電源に接続した第3、第4の抵抗とを備え、前記 クロック駆動回路が、前記真補のクロックの各々の供給 に応答して前記真補の入力データの各々の電位レベルを 引下げ前記補真のクロックの各々の供給に応答して前記 真補のマスタデータの各々の電位レベルを引下げるプル ダウン回路を備えて構成されている。

#### [0020]

【発明の実施の形態】次に、本発明の実施の形態を図3 と共通の構成要素には共通の参照文字/数字を付して同 様に回路図で示す図1を参照すると、この図に示す本実 施の形態のフリップフロップ回路は、真補のバッファド クロックBC, BCBに同期して真補の増幅データD A、DABをラッチまたはホールドし真補のマスタデー タM, MBを出力するマスタラッチ/ホールド回路 (R H) 1Bと、バッファドクロックBC, BCBに同期し て増幅マスタデータMA, MABをラッチ/ホールドし 真補の出力データQ、QBを出力するスレブRH2B と、真補のデータD、DBの各々を増幅して真補の増幅 データDAB, DAをそれぞれ出力しマスタRH1Bに 供給するデータバッファ5と、真補のマスタデータM、 MBの各々を増幅して真補の増幅マスタデータMAB、 MAをそれぞれ出力しスレブRH2Bに供給するデータ バッファ6と、真補のクロックC、CBをバッファリン グしてバッファドクロックBC, BCBをマスタRH 1, スレブRH2にそれぞれ供給するクロック駆動回路 7とを備える。

【0021】マスタRH1Bは、エミッタを共通接続し を共通接続し各々のベースにクロック C, CBの供給を各々のベースにデータDA, DABの供給を受けるトラ 受け各々のコレクタをそれぞれトランジスタ 50 トランジスタ Q 7 1, Q 7 2 のエミッタ共通接続におよ

も共通接続し各々のコレクタをトランジスタQ11,Q12のコレクタと共通接続するとともにたすき掛けに相手のベースに接続したトランジスタQ13,Q14と、トランジスタQ11~Q14のエミッタ共通接続点と電源VSSとの間に接続した定電流源IS11と、各々の一端がそれぞれマスタデータMB,Mを出力するトランジスタQ11,Q13のコレクタ共通接続点およびトランジスタQ12,Q14のコレクタ共通接続点の各々に他端を共通接続した抵抗R11,R12と、抵抗R11,R12の共通接続した他端と電源VCCとの間にそれぞれ接続した抵抗R13とを備える。

8

【0022】スレブRH2Bは、エミッタを共通接続し各々のベースにマスタデータMA、MABの供給を受けるトランジスタQ21、Q22と、エミッタを相互に共通接続するとともにトランジスタQ21、Q22のコレクタをトランジスタQ21、Q22のコレクタと共通接続するとともにたすき掛けに相手のベースに接続したトランジスタQ23、Q24と、トランジスタQ21~Q24のエミッタ共通接続点と電源VSSとの間に接続した定電流源IS21と、各々の一端がそれぞれ出力データQB、Qを出力するトランジスタQ21、Q23のコレクタ共通接続点がトランジスタQ21、Q23のコレクタ共通接続点がトランジスタQ22、Q24のコレクタ共通接続点がトランジスタQ22、Q24のコレクタ共通接続点がトランジスタQ21、R22の共通接続した抵抗R21、R22の共通接続した他端と電源VCCとの間にそれぞれ接続した抵抗R23とを備える。

【0023】データバッファ5は、エミッタを共通接続し各々のベースにデータD、DBの供給を受け各々のコレクタから増幅データDAB、DAを出力するトランジスタQ51、Q52の各々のコレクタと電源VCCとの間に接続した抵抗R51、R52と、トランジスタQ51、Q52のエミッタ共通接続点と電源VSSとの間に接続した定電流源IS51とを備える。

【0024】データバッファ6は、エミッタを共通接続し各々のベースにマスタデータM、MBの供給を受け各々のコレクタから増幅マスタデータMAB、MAを出力するトランジスタQ61、Q62と、トランジスタQ61、Q62の各々のコレクタと電源VCCとの間に接続した抵抗R61、R62と、トランジスタQ61、Q62のエミッタ共通接続点と電源VSSとの間に接続した定電流源IS61とを備える。

【0025】クロック駆動回路7は、エミッタを共通接続し各々のベースにクロックC、CBの供給を受け各々のコレクタをそれぞれトランジスタ51、61のコレクタに接続したトランジスタQ71、Q72と、エミッタを共通接続し各々のベースにクロックC、CBの供給を受け各々のコレクタをそれぞれトランジスタQ73、Q74と、トランジスタQ73、Q74と、トランジスタQ73、Q74と、トランジスタQ73、Q74と、トランジスタQ71、Q72のエミッタ共通接続点おより

びトランジスタQ 7 3, Q 7 4 のエミッタ共通接続点の各々と電源 V S S との間に接続した定電流源 I S 7 1, I S 7 2 とを備える。

【0026】次に、図1を参照して本実施の形態の動作 について説明すると、入力データD, DBは、データバ ッファ5のトランジスタQ51,Q52で増幅され増幅 データDAB、DAを生成する。クロックCがL、クロ ックCBがHのとき、トランジスタQ72, Q74がオ ン、トランジスタQ71, Q73がオフとなる。したが って、トランジスタQ51, Q52のコレクタ電位すな わち増幅データDAB、DAの各々の電位はトランジス タQ71、Q73が存在しない場合と同様となり、これ ら増幅データDAB、DAの各々の電位のHレベルまた はLレベルに応じてトランジスタQ11, Q12はそれ ぞれオンまたはオフしてデータをラッチする。ここで負 荷抵抗R11, R12の電源側に挿入した抵抗R13は マスタRH1Bの出力であるマスタデータM, MAのH レベルを増幅データDAB、DAのHレベルより低下さ せることにより、データを確実にラッチするためのもの である。

【0027】データバッファ回路6は、マスタデータM, MAを増幅し、増幅マスタデータMAB, MAを生成する。上述のように、トランジスタQ72, Q74はオン状態でありそれぞれトランジスタQ61, Q62のコレクタ電位すなわち増幅マスタデータMAB, MAをブルダウンしていずれもLレベルとなる。したがって、スレブRH2BはトランジスタQ21, Q22がいずれもオフとなり、ホールド状態となる。この結果、出力データQ, QBとしてホールド状態のトランジスタQ23, Q24のデータを出力する。

【0028】逆に、クロックCがL、クロックCBがHのとき、トランジスタQ71、Q73がオン、トランジスタQ71、Q73がオン、トランジスタQ72、Q74がオフとなり、増幅データDAB、DAの各々がプルダウンされてLレベルとなり、このLレベルに応じてトランジスタQ11、Q12はそれぞれオフ状態となりデータをホールドする。データバッファ回路6は、ホールドされたマスタデータM、MA対応の増幅マスタデータMAB、MAを生成する。トランジスタQ72、Q74のオフ状態のため、スレブRH2Bは増幅マスタデータMAB、MAのレベルに応じてトランジスタQ21、Q22がオンまたはオフしてデータをラッチする。このように本実施の形態のフリップフロップ回路はマスタスレブフリップフロップの動作を行う。

【0029】本実施の形態のフリップフロップ回路は、全ての要素回路において、所要動作電圧に関係するトランジスタのベースエミッタ間電圧VBEの1段分しか縦積みを必要としないで構成しているため、1V以下の低電圧で動作可能である。

【0030】次に、本発明の第2の実施の形態を図1と 共通の構成要素には共通の参照文字/数字を付して同様 50

に回路図で示す図2を参照すると、この実施の形態の前述の第1の実施の形態との相違点は、データバッファ5が入力データD, DBとして帰還した出力データQB, Qの供給を受けて増幅帰還データQA, QABを生成しマスタRH1Bに供給する帰還バッファとして動作し、全体としてクロックC, CBの1/2の周波数の出力データQ, QBを出力するマスタスレブ下フリップフロップとして動作することである。

【0031】図2、および動作波形の一例を示す波形図 である図3(A)を参照して本実施の形態の動作について説明すると、クロックCがHレベルのとき、第1の実施の形態と同様に、スレブRH2Bはデータバッファ6の出力すなわち増幅マスタデータMA、MABをラッチして、出力データQ、QBを反転させる。次に、クロックCがLレベルのとき、スレブRH2Bは出力データQ、QBをホールドする(グラフA)。図3(A)の動作例では、電源電圧1V、クロックCの周波数500MHzであり、消費電流ICCは0.5mAである。この図には、比較のため、従来の第2のフリップフロップ回路において、出力Q、QBの各々を入力補真データDB、Dとして帰還して構成したTフリップフロップの動作波形を併せて示し、正常に動作していることを示す(グラフB)。

【0032】次に、電源電圧を0.87Vに低下した場合の、本実施の形態および従来の第2のフリップフロップ回路の動作波形をそれぞれ示す図3(B)を参照すると、消費電流ICCは0.18mAに減少したため出力振幅は低下するものの両回路とも正常に動作している。出力振幅は従来の第2の回路の方が小さいが、これは本30実施の形態のデータ信号増幅用のデータバッファに相当する回路を備えていないためである。

【0033】次に、電源電圧を0.87Vに低下した場合の、本実施の形態および従来の第2のフリップフロップ回路の動作波形をそれぞれ示す図4を参照すると、消費電流ICCは0.13mAにさらに減少し、グラフAの本実施の形態の回路は正常に動作しているのに対し、グラフBの従来の第2の回路は誤動作している。なお、これらの回路で用いた定電流源ISは公知の電源VCC、VSSとの間に抵抗とダイオードとの直列接続により構成されるリファレンスを用いたカレントミラー回路とした。また、公知のバンドギャップリファレンスを用いても、電源電圧が0.87~0.84Vの領域では同様な減電圧特性を示す。

【0034】次に、本発明の第3の実施の形態を図1と 共通の構成要素には共通の参照文字/数字を付して同様 に回路図で示す図5を参照すると、この実施の形態の前 述の第1の実施の形態との相違点は、マスタRH1B, スレブRH2Bの各々の抵抗R13,R23を削除すな わち0QとしたマスタRH1C,スレブRH2Cを備え ることである。

【0035】第1の実施の形態の動作において説明したように、これら抵抗R13,R23はマスタデータM,MAおよび出力データQ,QBの各々のHレベルを増幅データDAB,DAおよび増幅マスタデータMA,MABの各々のHレベルより低下させることにより、データを確実にラッチするためのレベルシフト用である。電流により決まる。しかしたが、上記レベルシフト量が0の場合でも、例のように、上記レベルシフト量が0の場合でも、例のように、上記レベルシフト量が0の場合でも、例のように、上記レベルシフト量が0の場合でも、例の212から成る差動対とトランジスタQ11,Q12から成る差動対とトランジスタQ13,Q14から成る差動対とは正帰還回路を構成しているため増幅データDAB,DAのラッチがして、本実施の形態の回路である。したがって、本実施の形態の回路と同様の動作を行う。

11

【0036】次に、本発明の第4の実施の形態を図5と 共通の構成要素には共通の参照文字/数字を付して同様 に回路図で示す図6を参照すると、この実施の形態の前 述の第1の実施の形態との相違点は、データバッファ 5,6を削除し、マスタRH1Cが入力データD,DB として帰還した出力データQB,Qの供給を受けて動作 し、全体としてクロックC,CBの1/2の周波数の出 カデータQ,QBを出力するマスタスレブTフリップフロップとして動作することである。

【0037】これにより、第2の従来の回路よりも素子数と消費電流とを削減できる。

【0038】なお、本実施の形態のTフリップフロップ に限らず、複数のDフリップフロップの縦続接続による 他の回路にも適用可能である。

【0039】次に、本発明の第5の実施の形態を特徴ずけるラッチ/ホールド回路(RH)1Dの構成を図1と共通の構成要素には共通の参照文字/数字を付して同様に回路図で示す図7を参照すると、この実施の形態の前述の第1の実施の形態のマスタラッチRH1Bとの相違点は、クロックCの供給に応答してデータD, DBのレベルをLレベルにブルダウンするブルダウン回路8を備えることである。

【0040】プルダウン回路8はクロックCの供給に応答してデータD、DBの入力端子より電流を引抜くことによりプルダウン動作をする。ブルダウン回路8が電流引抜き動作をしない場合は、データD、DBの入力端子のレベルがHレベルとなりトランジスタQ11、Q12の差動対はデータD、DBをラッチし、次段への出力データM、MBを出力する。逆に、プルダウン回路8が電流引抜き動作をしない場合は、データD、DBの入力端子のレベルがLレベルとなるためトランジスタQ11、Q12はいずれもオフとなり、トランジスタQ11、Q12の差動対がデータをホールドし、このホールドした

データを出力データM, MBとして出力する。

【0041】本実施の形態において、第3の実施の形態のマスタRH1Cと同様に抵抗R13を削除してもよく、この場合も同一の動作を行う。

#### [0042]

【発明の効果】以上説明したように、本発明のフリップフロップ回路は、データをラッチホールドし第1.第2の電源間に縦積みトランジスタ数が一段のみの差動対から成るラッチホールド回路を備え、クロック駆動回路が、真補のクロックの各々の供給に応答して上記ラッチホールド回路の真補の入力データの各々の電位レベルを引下げるブルダウン機能を有しているので、1V以下の

#### 【図面の簡単な説明】

【図1】本発明のフリップフロップ回路の第1の実施の 形態を示す回路図である。

低電圧動作を可能とするとという効果がある。

【図2】本発明のフリップフロップ回路の第2の実施の 形態を示す回路図である。

【図3】本実施の形態のフリップフロップ回路における
の 動作の一例を従来の回路と比較して示す波形図である。

【図4】本実施の形態のフリップフロップ回路における 低電圧動作の一例を従来の回路と比較して示す波形図で ある。

【図5】本発明のフリップフロップ回路の第3の実施の 形態を示す回路図である。

【図6】本発明のフリップフロップ回路の第4の実施の 形態を示す回路図である。

【図7】本発明のフリップフロップ回路の第5の実施の 形態を示す回路図である。

(7) 【図8】従来の第1のフリップフロップ回路の一例を示す回路図である。

【図9】従来の第2のフリップフロップ回路の一例を示す回路図である。

#### 【符号の説明】

1, 1A, 1B, 1C, 1D マスタRH

2, 2A, 2B, 2C スレプRH

3 クロックバッファ

4,7 クロック駆動回路


5,6 データバッファ

0 Q11~Q16, Q21~Q26, Q31, Q32, Q 41~Q45, Q51, Q52, Q61, Q62, Q7 1~Q74 トランジスタ


R11~R13, R21~R23, R31, R32, R41, R42, R51, R52, R61, R62 抵抗

IS11~IS13, IS21~IS23, IS31, IS32, IS41, IS51, IS61, IS71, IS72 定電流源


[図1]




【図7】




【図2】









# [図4]






【図5】



【図6】



【図8】

